

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **57007604 A**

(43) Date of publication of application: **14.01.82**

(51) Int. Cl. **H03G 3/02**

(21) Application number: **55080148**

(71) Applicant: **TOSHIBA CORP**

(22) Date of filing: **18.08.80**

(72) Inventor: **SHIBATA FUMIAKI**


(54) **GAIN CORRECTING CIRCUIT**

COPYRIGHT: (C)1982,JPO&Japio

(57) Abstract:

PURPOSE: To correct variance in the gain of an IC by adjusting the impedance of a tank circuit provided for correction while holding the resonance sharpness of an intermediate frequency tuning circuit, which is composed of the IC, of a TV tuner constant.

CONSTITUTION: An IC12 used for a TV tuner has an incorporated double balancing type IF amplifier 11 together with a mixer and a local oscillating circuit. To the terminal 13 of the IC12, a tank circuit 14 consisting of a variable volume control 15, a variable inductor 16 and a trimmer capacitor 17 connected in parallel is connected. In an intermediate frequency tuning circuit to which the circuit 14 is connected, the volume control 15 is varied so that the product of the inductance of the inductor 16 and the capacitance of the capacitor 17 is constant, thereby making the band width constant while holding the resonance sharpness constant. The circuit 14 like this is added to correct variance in the gain of the IC.



Title of the Prior Art

Japanese Published Patent Application No. Sho.57-7604

Date of Publication: January 14, 1982

Concise Statement of Relevancy

Translation of a part in page 2, from line 12 in the upper left column to line 3 in the upper right column

A circuit diagram of an embodiment related to the present invention is shown in Figure 2. In Figure 2, an IF amplifier 11 is, as illustrated, a double balanced type amplifier and is embedded in an IC 12. Further, a tank circuit 14 synchronized with a middle frequency, which is a characteristic of the present invention, is connected to a terminal 13 of this IC 12. The tank circuit 14 is constituted such that a variable ohm 15, a variable inductor 16, and a trimmer capacitor 17 are respectively connected in parallel.

Since the above-mentioned variable ohm 15 functions as a dumping resistance, the gain can be varied by changing this value.

⑬ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭57-7604

① Int. Cl.<sup>3</sup>  
H 03 G 3/02

識別記号

庁内整理番号  
7154-5 J

④ 公開 昭和57年(1982)1月14日

発明の数 1  
審査請求 未請求

(全 4 頁)

⑭ 利得補正回路

深谷市幡羅町1-9-2 東京芝  
浦電気株式会社深谷工場内

⑮ 特 願 昭55-80148  
⑯ 出 願 昭55(1980)6月16日  
⑰ 発 明 者 芝田文明

⑮ 出 願 人 東京芝浦電気株式会社  
川崎市幸区堀川町72番地  
⑰ 代 理 人 弁理士 則近憲佑 外1名

明 細 書

1. 発明の名称

利得補正回路

2. 特許請求の範囲

(1) 中間周波増幅器を内蔵した半導体集積回路において、中間周波増幅器の中間周波同調回路の端子部に抵抗とインダクター及びキャパシターで構成したタンク回路を接続し、タンク回路のインピーダンスの調整により負荷の共振尖鋭度を一定値に保持しながら利得を調整するようにしたことを特徴とする利得補正回路。

(2) 前記タンク回路の構成素子が、夫々可変抵抗と可変インダクター及び可変コンデンサーであることを特徴とする特許請求の範囲第1項記載の利得補正回路。

3. 発明の詳細な説明

本発明は、半導体集積回路を用いた場合に生じ易い利得のバラツキを補正する利得補正回路に関する。

一般に、テレビジョン受像機等のチューナに

於いて、半導体集積回路(以下ICという。)を使用すると利得がばらつき易いと云う問題がある。

例えば、第1図に示す如くテレビジョン受像機のVHFチューナの場合、アンテナ入力回路1の出力部を高周波増幅回路2及び段間回路3を介してIC4に接続してある。

このIC4は、ミキサ5と局部発振回路6及び中間周波増幅回路7(以下IFと云う。)を夫々内蔵して、前記段間回路3の出力をこのミキサ5に入力し、又、IF7の出力が力同調回路8から得られるようにしてある。

しかしながら、ICの製造プロセスの技術的問題によつて、ミキサ5やIF7を構成するトランジスタの電流利得( $h_{fe}$ )やトランジション周波数( $f_T$ )がばらついて、結果として利得のばらつきを生じるため、ミキサ5やIF7及び局部発振回路6のトランジスタの $f_T$ や $h_{fe}$ 等を選別する必要がある。しかしながら、個別のトランジスタの場合とは異なり集積化したICの場合には、歩

留りや価格等の点で事実上  $f_0$  や  $Q_0$  の選別をすることは困難であつた。

本発明は、上述の点に鑑みてなされたもので、中間周波増幅器を内蔵した半導体集積回路において、中間周波増幅器の中間周波同調回路の負荷の共振鋭度  $Q_0$  を一定に保持しながら利得調整を可能とし、ICを使用したチューナ等の利得のばらつきを軽減できるようにした利得補正回路を提供することを目的とする。

以下、本発明の一実施例を第2図乃至第4図に基づき説明する。

第2図には、本発明に係る一実施例の回路図が示されている。この第2図において、IFアンプ11は図示の如く2重平衡型の増幅器であり、IC12に内蔵されたものである。又、このIC12の端子13には、本発明の特徴とする中間周波数に同調したタンク回路14を接続してある。タンク回路14の構成は、可変バリオーム15と、可変インダクタ16と、トリマコンデンサ17とを夫々並列接続したものである。

- 3 -

則ち、

$$I_0 = Q_0 \cdot I_0 \dots \dots (2)$$

である。

一方、同調周波数を  $f_0$ 、帯域幅を  $B_0$  とすると、 $Q_0$  は、

$$Q_0 = \frac{f_0}{B_0} \dots \dots (3)$$

が得られる。

上記タンク回路18に、いま、ダンピング抵抗  $R_d$  を付加すると、 $Q_0$  は抵抗  $R_d$  が付加されない場合に比べて低下し、抵抗  $R_d$  の値が小さい程低下する度合は大きいものとなる。つまり、抵抗  $R_d$  が小さくなる程回路損失は増加する。従つて、利得を調整する場合は、この抵抗  $R_d$  を変化させ回路損失を変化させるのにすぎないのであるが、前記(3)式で示したように、 $Q_0$  が変化すれば帯域幅  $B_0$  も変化する。(但し  $f_0$  は固定)。

更に  $Q_0$  は、前記(1)式からも判るように、 $C$  と  $L$  の比を変えることにより、その値を変えるこ

- 5 -

特開昭57-7604(2)

上記、可変バリオーム15は、ダンピング抵抗として作用するので、この値を変えてやれば利得は可変できるものである。

しかしながら、単に変化させただけではタンク回路14の帯域幅が変化して出力波形に影響を与えたり、或いは後段の混変調特性を悪化させてしまうことがある。

ところで、第3図(A)には、本発明の原理を示す等価回路図が示されている。

この第3図(A)に示す如く同調回路等価回路図において、内部インピーダンス  $R_0$  を有する信号源  $E_0$  にインダクタンス  $L$  及びキャパシタンス  $C$  からなるタンク回路18が接続されていると、この回路の負荷の共振鋭度(以下  $Q_0$  で示す。)は、

$$Q_0 = R_0 \sqrt{\frac{C}{L}} \dots \dots (1)$$

で表わされる。

又、抵抗  $R_0$  を流れる電流  $I_0$  と、タンク回路18を流れる電流  $I_1$  の間には、次式が成立つ。

- 4 -

とができる。一方、同調周波数  $f_0$  は、

$$f_0 = \frac{1}{2\pi\sqrt{LC}} (= \text{一定}) \dots \dots (4)$$

であるから、

$$LC = \frac{1}{(2\pi f_0)^2} = K (= \text{一定}) \dots \dots (5)$$

という関係が得られる。

この  $L$ 、 $C$  の関係は第3図(B)図に示すようになる。即ち、縦軸にインダクタンス  $L$  の値をとり横軸にキャパシタンス  $C$  の値をとると、インダクタンス  $L$  の値が増加するに従つてキャパシタンス  $C$  の値が反比例して減少してゆく特性となる。従つて、抵抗  $R_d$  を変えても帯域幅  $B_0$  が変わらないようにするには抵抗  $R_d$  の値に応じて、 $L \times C = \text{一定}$  の関係を満たしながらインダクタンス  $L$  とキャパシタンス  $C$  の比を変化させれば良いことになる。

即ち、同図中(a)点に於ける抵抗  $R_d$  を中心に考慮すると、抵抗  $R_d$  が小さい場合は(b)点のようにキャパシタンス  $C$  を大とし、インダクタンス  $L$  を小さくし又これと逆に抵抗  $R_d$  が大きい場合に

- 6 -

はハ点のようにキャパシタンスCを小さくしインダクタンスLを大きくしてやれば良いことになる。

本発明者の実験によれば、第4図に示す如く抵抗  $R_d = 100 \sim 700[\Omega]$  の範囲で、帯域幅Bを一定とし、混変調特性の悪化無しで利得変化が8[dB]とすることが可能であつた。尚、第4図中において、横軸には、可変バリオーム  $V_R[\Omega]$  の値が示され、又縦軸には混変調レベル  $\Delta PQ[dB]$  が示されている。

このように実施例(第2図)中のタンク回路14の可変バリオーム15と可変インダクター16及びトリマコンデンサ17の各値を調整することにより利得のばらつきを抑制できる。

尚、上記原理を利用すれば、抵抗や静電容量を可変とせず(インダクターは、通常空芯コイルであるから一般的には可変することが可能である。)、補正対象であるICを利得に応じて予めランク別に分けておき、このランク別に抵抗や静電容量を適宜使い分けすることも可能である。

-7-

17・・・トリマコンデンサ

特許出願人

東京芝浦電気株式会社

(73/17) 代理人弁護士 則近憲佑(ほか1名)

勿論、この場合にはインダクターで共振周波数を調整してやれば良い。

以上述べたように本発明によれば、半導体集積回路の中間周波増幅器における中間周波同調回路の共振尖鋭度を一定に保ちながらタンク回路のインピーダンスを調整することで利得調整を可能とし、従来避け難かつたIC利用の利得バラッキを補正できるという効果を有するものである。

#### 4. 図面の簡単な説明

第1図はICを用いた従来のVHFチューナのブロック図、第2図は本発明の実施例に係るものでIFアンプを内蔵したICにタンク回路を付設した回路図、第3(A)図は本発明の原理を示す回路図で第3(B)図は、同上原理に於けるL-C相関特性図であり、第4図は本発明の実験結果に基づく利得特性図である。

11・・・IFアンプ

15・・・可変バリオーム

16・・・可変インダクター

-8-

